Generate Collection

L1: Entry 23 of 29

File: JPAB

Oct 5, 1990

PUB-NO: JP402250137A DOCUMENT-IDENTIFIER: JP 02250137 A

TITLE: MEMORY CONTROLLER

PUBN-DATE: October 5, 1990

INVENTOR-INFORMATION:

NAME

SHIBATA, NAOHIRO

ASSIGNEE-INFORMATION:

NAME FUJITSU LTD

COUNTRY N/A

COUNTRY

APPL-NO: JP01007634

APPL-DATE: January 18, 1989

INT-CL (IPC): G06F 13/28; G06F 12/08; G06F 13/16

ABSTRACT:

PURPOSE: To improve the processing efficiency of memory write and a system by executing an access to a main storage part and bringing data stored in a store buffer to burst transfer, when a burst transfer flag of the store buffer instructs the burst transfer.

CONSTITUTION: When a $\underline{\text{burst}}$ transfer request is received from an MPU 21, an MPU interface means 12 <u>stores</u> an address of <u>burst</u> transfer data in a <u>store</u> buffer address part 111 of a store buffer 11, and stores the burst transfer data in a store buffer data part 112. A memory interface means 13 executes an access to a main storage part 22, and writes a data group stored in an SBUFDT part 112 to the main storage part 22 by a <u>burst</u> transfer in accordance with the address of the store buffer 11. In such a way, memory write can be executed by making the most of a high speed property which the <u>burst</u> transfer has, and the processing performance of the system can be improved.

COPYRIGHT: (C)1990, JPO& Japio

⑩ 日本国特許庁(JP)

(1) 特許出願公開

平2-250137 ⑩公開特許公報(A)

⑤]Int.Cl.5 13/28 G 06 F 12/08 識別配号 E 3 1 0

庁内整理番号 8840-5B 7010-5B 8841-5B ❸公開 平成2年(1990)10月5日

5 1 0

審査請求 未請求 請求項の数 1 (全12頁)

メモリ制御装置 会発明の名称

頤 平1-7634 20特

願 平1(1989)1月18日 四出

神奈川県川崎市中原区上小田中1015番地 富士通株式会社 佰

H 向発 明 者 奘 神奈川県川崎市中原区上小田中1015番地

富士通株式会社 勿出 願 人 弁理士 滝野 秀雄 外2名

1 登明の名称

メモリ制御装置

2.特許請求の簡明

パースト転送機能を備えたマイクロブロセッサ (2.1) と主記憶部 (2.2) との間のデータ転送 を制御するメモリ制御装置(10)において、 (a) メモリストア時のデータのアドレスが保持さ れるストアパッファアドレス部(111)、メ モリストア時のデータが格納されるストアバッ ファデータ部(112)、メモリライトがパー スト転送によるか否かを示すバースト転送フラ グ (BF) が格納されるバースト転送フラグ部 (113) を備えたストアバッファ (11) と、 (b) マイクロプロセッサ(21)と応答し、バー スト転送によるライト要求を受けたときは、ス トアパッファデータ部(112)及びストアパ ッファアドレス部(111)にパースト転送を 行うデータ及びアドレスを格納するとともに、

パースト転送フラグ部(113)にパースト転 送フラグ (BF) を格納するMPUインタフェ - ス手段(12)と、

(a) バースト転送フラグ (BF) によりバースト 転送を認識したときは、主記憶部 (22)にア クセスしてストアバッファ (11) に格納され たデータをパースト転送するメモリインタフェ - ス手段 (1.3)、

を備えたことを特徴とするメモリ制御装役。

3.発明の詳細な説明

(祖 要)

バースト転送機能を有するマイクロプロセッサ (MPU)と主紀憶部との間のデータ転送を制御 するメモリ制御装置に関し、

従来のバースト転送機能をもたないメモリ製御 装置の基本構成を変更することなく、パースト転 送によるメモリライトを可能にして、メモリライ ト及びシステムの処理効率の向上を目的とし、

パースト転送機能を備えたMPUと主記憶部と

2

の間のデータ転送を制御するメモリ制御装置において、メモリストア時のアドレス及びデータとと もにバースト転送フラグが格納されるストアバッ ファと、バースト転送フラグをストアバッファと、 もにバースト転送フラグをストアバッファには 請する手段と、ストアバッファのバースト転送の ラグがバースト転送を指示するとき、主記憶郎に アクセスしてストアバッファに格納されている ークをバースト転送する手段を設けるように構成

(産業上の利用分野)

本発明は、バースト転送機能を備えたマイクロ プロセッサと主記憶部との間のバースト転送を含 むデータ転送を制御するメモリ制御装置に関する。

(従来の技術)

近年のマイクロプロセッサの高性能化は奢しく、 特に内部処理は、半郡体技術の進歩による高速化、 高振報化により処理能力が潑躍的に向上するよう になってきた。例えば、32ビットマイクロブロ セッサにおいては、そのMIPS(fillion-inst ructions per second)値に関しては汎用コンピ ェータに匹敵するまでになった。

また処理能力の原理的な向上に伴い、メモリア クセスも高速化されるようになってきた。このた め主紀他とプロセック間のアクセス速度にギャ ップを生じるようになり、これを埋めるために、 パッファが設けられるようになった。

例えば、ノモリライドの場合は、転送されるアドレスとデータをパッファにラッチし、このラッチされたアドレス及びデータを取り出して主配健 はへの喜込みを行うが、その殷雪込み変すを持た ずに応答を返すいわゆる突き放しライトにより、 ライト処理の英連化を回っている。

また、データ転送を高速に行う場合は、バース ト転送が有効であるため、彼束のマイクロプログ ッサではメモリからのリード時にバースト転送を 行ってノモリのリード処理を高速化(特に命令フェッチの高速化がおらい)しているものがあった。

3

しかし、ライト時は 1 皮にデータを連続的に高速 転送する必要がないことからパースト転送を行う 構成をもっているものはなかった。

しかしながら、展近の32ビットマ4かロプロセッサの中には対像にコピーパック観覚をもったト物理キャッシュをもち、コピーパック時(ライトスト転送で行うものが現われ始めたが、従来の規以外の構成はマイカロではたよるメモリライトができない構成となってト報送によるメモリライトができない構成となってト報送によるメモリライトを送ばよるメモリライトを送ばよるメモリライトを送ばよるメモリライトを送ばによるメモリライトを表述によるメモリライトを表述によるメモリライトを表述によるメモリライトを表述によるメモリライトを表述によるメモリライトを表述によるメモリライトを表述でする構成になっていた。

第4回は、このように、それ自体にパースト転 送によるメモリライトが可能な性能があるマイク ロブロセッサを用いた従来のメモリライト制御方 式の構成をブロック図で示したものである。

第4図において、30はメモリ制御部であり、

マイクロプロセッサ(MPU)41からメモリバス43経由工生記憶館42に対して行われるメモリアクセスを制御する。ここで、大田リエリイにスト転送職能を有しているが、メモリ別事装置30は、バースト転送によるメモリライト機能を有していない。なお、図中のメモリ別事装置30には、メモリライトに関係する権政部分だけが示されている。

メモリ制御装置 3 0 において、3 1 はストアパッファであり、ストアパッファアドレス館(S B U F A D 部) 3 1 1 及びストアパッファデータ館(S B U F D T 部) 3 1 2 を備えている。 S B U F A D 部 3 1 1 には、メモリストア時のデータのドレスが保持される。 S B U F D T 部 3 1 2 には、メモリストア時のデータが保持される。 S B U F D T 部 3 1 2 には、メモリストア時のデータが保持される。

3 2 は M P U インタフェース部(M P U I P 御) であり、 M P U 4 1 からのメモリアクセスを認識 し、メモリ 制御装置 3 0 の各部に対して指示を与え、また M P U 4 1 に対して応答信号を返す。

3 3 はストアパッファ制御部 (SBUF制御部)

であり、ストアパッファ 3 Lの制那を行うととし に、ストアパッファ 3 Lの状態を各部に通知する。 3 Lはノモリインタフェース部 (MEMIP 部) であり、主記憶部 4 2 へのアクセス制部を行うた め、ノモリ制御装置 3 Dの各部に対して指示を与

35 はマルチブレクサ (MPX) であり、SB UFAD部311及びSBUFDT部312から 取り出されたアドレス及びデータの選択を行う。

4 4 はM P U 2 1 から S B U P A D 郎 3 1 1 に アドレス 4 を送する アドレスパス (A D パス)、4 5 はM P U 4 1 と S B U P D T 郎 郎 3 1 2 間の アクを転送する アークバス (O T パス) である。4 6 は M P X 3 5 で 選択された アドレス レック スペ (S A D , パス)、4 7 は 共通パス 4 3 及 び デーク と 大き の で ス と 配 像 4 2 間の アドレス 及 び デークの 軽 送を行う アルチ ブレックスペ (S A D , パス) で る る 。 次 に 第 4 図の 処理 ジステムの メモリラ で る ト の 教授 と ス テムの メモリラ 4 配 し

て説明する。 現 5 図は、M P U 4 1 からパースト 転送によるライト要求があったときの動作を示す タイムチャートである。 なお、 転送 たれるデータ は 4 個のデータDT, ~DT。 さする。 また、 取 レスは A D、 ~ A D。 であるとする。 また、 取 図 M のクロックは、システムの動作タイミングを 規則するシステムクロックである。

① MPU41は、ADバス44にアドレスAD、を出力する(第5図内)。それとともに、MPU1F第32に送るリード信号(RD信号)をおゲートし、アドレスストローブ信号(*4人信号)をパースト転送要求信号(*BURST信号)をアナーする(第5図内)の、仏なお、「*」は反転符号で、他の低号についても同様である)。これにより、MPU1F第32にはバースト転送によるメモリライトが指示される。

® MPUIF#32は、MPU41からのRD 信号および*BURST信号によりえもリライト を認識すると、SBUF訓訓練33が発行するパッファフル信号(*BFFULL信号)によりストアパッファ31がフルでないことを開送して、MPU41に返す*ACK信号をアサートする(ま5回回)。

7

SBUF制御部33は、ストアバッファ31を 参照し、フルでないときは*BFFULLは号を ネゲートし、フルのときはアサートする。

もし*BPPULL保号がアサートされたときは、MPUIF部22iは*BFFULL保号が ネゲートされるまで、MPU21に返す*ACK 信号をアサートしない。したがって、*ACK信 号がアサートされるまでの間、MPU41はウエ イト状能になる。

⑥ MPUIP師32は、MPU41にアサート された*ACK保号を返すとともに、ラッチイン 信号(LT-IN信号)をSBUP制御師33に 送る。SBUF制御師33はこのLT-IN信号 を受けると、ADバス44及びDTバス45上の アドレスAD,及びデータDT,を、対応するS BUFAD部311及びSBUFDT部312に それぞれラッチする(第5関例、40,00)。

® メモリ朝和製菓図30は、バースト転送による メモリライト制御機能を有していない。しかし、 MPU41からは*BURST依号がアサートされているので、MPUIF簡32はこれを担否するために、バースト転送拒否係号(*BURST-INH條号)を*ACK係号と同じタイミングでアサートする(第5図の)。

MPU41は、*ACK信号のアサートを認識すると、*BURST-1NH信号をチェックする。*BURST-1NH信号がアサートしていたならば、パースト転送を中止してシングル転送に切り替えるために、アサートされていた*BURST信号をメゲートにする(第5回の)。
 次いで、MPU41は、ADバス444に次の

の 次いで、MPU41は、ADバス44に次の フドレスAD』を出力し、DTバス45には次の データDT』を出力する。同様に、アドレス及び データAD:及びDT、更にAD、及びDT、を 順番に出力する (第5図(b), (d))。

⑤ 一方、ストアバッファ31にアドレスAD, 及びデータDT、がラッチされると、SBUF関 御部33は、ストアパッファ31がビジーである ことを示す バッファビジー信号(*BUFF-B USY信号)をアサートしてMBMIF部34に 送る (第5図(1))。この*BUFF-BUSY信 号は、ストアバッファ31にアドレス及びデータ があるときにアサートされる。

⑩ MEMIF部34は、BUFF-BUSY係 号がアサートされると、SBUF制御部33にラ ッチアウト信号(LT-OUT信号)を送出する (第5図(4))。

⑤ このLT − OUT信号を受けると、SBUF 制御師33は、SBUFAD部311よりAD, を取り出し、SBUFDT部312よりDT」を 取り出してMPX35に送る。

の MEMIF部34は、MPX35より最初の フドレスAD,を選択してSAD,パス46上に 出力し、共通バス43及びSAD。バス47を経 由して主記憶部42に送る。それとともに、メモ リライト開始を指示するスタート信号(STAR T信号)をアサートして主記也部42に送る(第 5図(0), (11)。

② 主記憶部42は、このSTART信号を受け ると、応答信号であるS-ACK信号を返してデ - クの受信準備をする(第 5 図6ml、(n))。

の MEMIF部3 4は、このS−ΛCK信号を 認識すると、MPX35に出力中のデータDT, を選択してSAD, バス46に出力し、共通バス 43及びSAD。バス47を経由して主記悼部4 2に送る (第5図(n)、(o))。

主記憶部 4 2 は、SADェバス 4 7 より入力さ れたアドレスAD,の指示するアドレス領域ビデ - クDT, をライトする,

® データDT、のライトが終了すると、M B M IF部34はしT-OUT信号をアサートし、S BUF制御部33にストアバッファ31より次の アドレスAD,及びデータDT,を取り出させて

1 1

主記憶部 4 2 に送り、アドレス A Dェ の指示する アドレス領域にデータDT。をライトさせる。

以下同様にして、アドレス及びデータADa, DT。及びAD。, DT。をストアバッファ 3 1 より取り出し、そのアドレスAD。及びAD。の 指示するアドレス領域にデータDT。及びDT。 をそれぞれライトさせる(第5図(1)~(1))。 この ように、M B M I F 部 3 4 は、B U F F - B U S Y信号がアサートされている間、主配憶部 4 2 に 対するライト制御を行い、これによりストアバッ ファ31の全データがシングル転送により主記憶 部42にライトされる。

(発明が解決しようとする課題)

従来のバースト転送制御機能をもたないメモリ 制御装置によるメモリライト制御方式においては、 MPUからのバースド転送によるライト要求があ っても、それに対して応答できないため、前述の ようにMPUからのパースト転送要求を拒否し、 パースト転送をシングル転送に切り替えて転送さ

1 2

せていた.

このため、シングル転送の転送能力はバースト 転送に比べて劣ることから、バースト転送能力を もったMPUの性能が充分に生かされず、メモリ ライト制御の高速化やシステムの性能向上が妨げ られるという問題があった。

本発明は、従来のメモリライト制御方式の基本 構成を変更することなく、バースト転送機能を有っ するMPUを用いてパースト転送によるメモリラ イトを可能にし、システムの処理効率を向上させ るようにしたメモリ制御装置を提供することを目 的とする。

(課題を解決するための手段)

前述の課題を解決するために本発明の採用した 手段を、第1図を参照して説明する。第1図は、 本発明の基本構成をブロック図で示したものであ

第1図において、10はメモリ制御装置であり、 マイクロブロセッサ (MPU) 21から主記憶部

2 2 に対して行われるノモリアクセスを制御する ノモリ制御装置 1 0 において、1 1 はストアパ ッファであり、ストアパッファアドレス部(S D UFA D 部) 1 1 1 1 1 ストアパッファデータ部(S B UF D T 部) 1 1 2 及びパースト転送フラダ 部(B F 部) 1 1 3 を備えている。

SBUFAD部111には、メモリストア時の データのアドレスが保持される。SBUFD下部 112には、メモリストア時のデークが保持され る。BF部113に、メモリストア時のデークが保持され を送ばよるか否かを指示するパースト転送フラグ (BF) が保持される。

12はMPUインタフェース手段(MPUIF 手段)で、MPU21と応答し、MPU21から パースト転送によるライト要求を受けたときは、 SBUFDT部112及びSBUFAD部111 にパースト転送を行うデータ及びアドレスを掲納 するとともに、BF部113にパースト転送フラ グBFを掲削する。

13はメモリインタフェース手段(MEM1F

手段)であり、ストアパッファ 1 1 の 8 F 郎 1 1 3 応格納されたパースト転送フラグ 8 F がパース ト転送を指示しているときは、主記復略 2 2 に ア クセスしてストアパッファ 1 1 のデータをパース ト転送によりメモリライトする。

なお、第1図のメモリ制御装置10には、メモ リライトに関係する構成だけが示されている。

(作用)

MPU21は、パースト転送によるメモリライトを行うときは、パースト転送要求をメモリ制御 装置10に発行する。

メモリ明御装置10のMPUIP手段12は、MPU21からパーストを送野求を受けたられ、ストアペッファ11のSBUPAD部111にパースト転送データのアドレス (人り)を格納し、SBUPD下部112にパースト転送データ (DT、~DT、とする)を格納する。それととらに、ストアペッファ11のBP部113にパースト転 ボフラグBPをセットする。

15

M B M I P 手段 1 3 は、ストアバッファ 1 1 の B F 部 I 1 3 に格納されているパースト 転送です グ B F がパースト 転送を指示するときは、主紀他 82 2 にアクセスレ、ストアバッファ 1 1 の S B U F A D 部 1 1 1 0 7 ドレスに従って、S B U F D T 部 I 1 2 に始納されているデータ群(D T 1 ~ D 1)をパースト 転送により主配値部 2 2 に ライトする。

以上のように、ストアパッファ 1 I に B F 縛 1 1 3 を設けて、ストアパッファ 1 I に 格納された データがパースト 転送されるものであることを指 示するようにしたので、主記他郷 2 2 に 対するラ イト制御を行うMEM 1 F 縛 1 3 は、このパース ト転送 フラグ B F によりパースト転送によるライ トであることが認識して、パースト転送によるメ モリライトを行うことができる。

これにより、パースト転送のもつ高速性を生か してメモリライトを行うことが可能となり、シス テムの処理性能を向上させることができる。また、 パーストフラグに関連する構成を付加するだけで 16

あるので、従来のメモリ制御装置の基本構成を変 更することなく、パースト転送によるメモリライ トを行うことができる。

(宝飾樹)

本発明の実施例を、第2因及び第3図を参照して説明する。第2図は本発明の一実施例の構成の 説明図、第3図は同実施例の動作タイミングチャ ートである。

(A) 実施例の構成

第2 図において、メモリ朝爾装置10. ストア バッファ11. ストアバッファアドレス部(S B UFA D部)111. ストアバッファアドレス部(S B S B U F D T 部)112. バーストララグ部(B F 部)113. M P U インタフェース手段(M P U 1 F 手段)12. メモリインタフェース手段(M P M I F 手段)13. マイクロプロセッサ(M P U)21. 主記憶部22 については、第1 図で 説明したとおりてある。 MPU1F年段12において、121はMPU
インタフェース館(MPU1F間)であり、MP U21からのメモリアクセスを提高し、メモリ朝 制設置10の名部に対して指示を与え、またMP U21に対して応答信号を返す、バースト転送に よるメモリライト時は、ストアパッファ11のB P部111にパースト転送フラグBFをセットす

14はストアバッフェ別資部(SBUP制額部)であり、MPUIP手段12及びMEMIF手段13の一部として機能する。MPUIP手段12 送データ及びアドレスを指納する制御、BP部113にバースト転送フラグBPをセットする制御、スト選加する制御を行う。

M B M I F 手段 1 3 において、 1 3 1 は M B M インタフェース部 (M B M I F 部) であり、主紀 使部2 2 へのアクセス制御を行うため、メモリ制 御装置 1 0 の各部に対して指示を与える。ストア パッファ11のBF部113にパーストフラグB Fがセットされたときは、パースト転送によるメ モリライト関都を行う。

SBUF制御部14は、MEMIF手段13の 一部として機能するが、その場合は、ストアパッ ファ11に指摘されているアドレス及びデータの 吹り出し及びストアパッファ11の状態をMEM 1F部131に適知する制御等を行う。

15はマルチブレクサ (MPX) であり、SB UFAD部111及びSBUFDT部112から 取り出されたアドレス及びデータの選択を行う。

23は共通バスであり、メモリ制御装置10と 主記館館22間のデータ及び各種制御信号を転送 する。

2 もはアドレスパス(A Dパス)であり、MP ー U 2 1 からSBUFA D部 1 1 にライトデーダ・ のアドレスを転送する。 2 5 はデータパス(D T パス)であり、MP U 2 1 と SBUF D T 節 1 1 2間のデータを転送する。 2 6 はマルチブレッグ パス(SA D・パス)であり、MP X 1 5 で選択

19

されたアドレス及びデータを共通バス 2 3 に転送 する。 2 7 もマルチブレックバス (S A D . バス) であり、共通バス 2 3 及び主紀億節 2 2 間のアド レス及びデータの転送を行う。

以上の各様成から分もように、本発明の実施側 の構成は、第4回に示した従来のメモリ朝間装置 3 8 のストアバッファ 3 1 に B P 部を設け、それ に関連する朝間を付加した構成になっており、そ の構成の変更は僅かてある。

(B) 実施例の動作

第2回の実施側の動作を、第3回の動作タイム チャートを参照して説明する。第3回は、MPU 21からパースト転送によるライト要求があった ときのライト動作を示すタイムチャートである。 なお、パースト転送されるデータはDT, ~DT 。であり、その発頭アドレスは ADであるとする。 また、第3回回のクロックは、シンクを提明するシステムクロックである。 OMPU21は、ADパス24にアドレスAD 2 0

を出力する (第3 図刷)。 それとともに、MPU 1 F部 1 2 1 に送るリード信号(R D信号)をネ ゲートし、アドレスストローブ信号(* A S信号) とバース1 転送要求信号(* B U R S T信号)を フラートする (第3 図刷)。(1)。(4)。 これにより、 MPU I F部 1 2 1 には、バースト転送によるノ モリライトが指示される。

② 次いでMPU21は、DTバス25に最初の 転送データDT,を出力し、メモリ関制装置10 からの応答信号(*ACK信号)のアサートを待 つ(集3図Mの)。

⑥ MPU1F部121は、MPU21からのR D信号及び*BURST信号によりプモリライト を認識すると、SBUP関調部14が発行するパ ッファフル信号(*BFFULL信号) ためスト ドバッファ11がフルでないことを確認して、 MPU21に返す*ACK信号をアサートする(第3四回。川)、SBUP開前部14は、ストワ パッファ11を参照し、フルでないと8は*BF FULL信号をポゲートし、フルのと8はアサー トする.

もしBFFULL信号がアサートされたときは、MPU1F部121は*BFFULL信号がネゲートされるまで、MPU21に返す*ACK信号をアサートしない。したがって、*ACK信号がアサートされるまでの間、MPU21は持ち状態

② MPU1F部121は、MPU21にアサートされた*ACK借号を返すととして、ラッテイン信号(LT-1N信号)をSBUF制御部14はこのLT-1N信号を受けると、ADバス24及びDTバス25上のアドレスAD及びテータDT,を、対応するSBUFAD部111及びSBUFDT部112にそれぞれラッチする(第3回)。(4)、(0))。

⑤ SBUP朝智郎14は、ストアバッファ11を参照し、バースト転送されるデータを格納することが可能なときは、バースト転送許可信号(BURST-OK信号)をアサートする(第3図川)。 ⑥ MPU1F部121は、BURST-OK信 号がアサートされているか否かを特定し、BUR ST-OK 信号がアナートされている仏らば、B F部! | 3 にパースト転送フラグ BFをセットす るためのパースト転送フラグセット信号 (B-S ET信号) アサートする (第3図回)。

② SBUF朝前部124は、B-SET信号が フサートされているときは、LT-11倍号でア ドレス AD 及びデータDT,をラッチするタイミ ングで、BF部113にバースト転送フラグBF をセットする(第3回)の。(の、6)、(1)、BF サートは、B-SET信号はMPU1F部121によりなゲートされる。

また、*ACK信号をアサートすると同じタイミングで、パースト転送拒否信号(*BURST-INH信号)をネゲートして、パースト転送拒否解除する(第3図(n),(n))。

 MPU21は、*BURST-INH信号が ネゲートされているときはバースト転送が許可されたものと見なし、アドレスを人口に固定したままデータをDT, DT。 DT。に連載して切

2 3

り替えて、DTバス 2 5 上に順番に出力する (第 3 図 (b) 。 (d) ・

① ストアパッファ 1 1にアドレスA D 及びデータD T, ボラッチされると、S B U F 所頭 師 4 は、ストアパッファ 1 1 ボビジーであることを示すパッファビジー 信号 (B U F F - B U S Y 信号) を アサートして M B M 1 P 部 1 3 1 に 送る (係 3 図 回 i) 。この B U F F - B U S Y 信号は、ストアパッファ 1 1 内に アドレス 及びデータがあるとき アナートされる。

⊕ MEMIF#131は、BUFF-BUSY

2 4

信号がアサートされると、SBUF制御部14に ラッチアウト信号 (LT-OUT信号) を送出す 五(第3図(0)。

③ このしT-OUT信号を受けると、SBUF 制御部14 は、SBUFAD部111 よカアドレ スADを取り出し、SBUFDT部112 より録 初のデータロT,を取り出してMFX15 に送る その際、BF部113からパースト転送フラグB Fをパースト転送出力低号(B-OUT信号)と して出力し、MEM1F部131に送る(第3図 の)。

MEMIF部131は、MPX15によりアドレスADを選択してSAD, バス26上に出力し、共通バス23及びSAD, バス27を極由して主配健節22に送る。それとともに、メモリライト関始を指示するスクート信号(START信号)をアサートして主配性節22に送る(第3図の、回)。(0)。

Ø MBMIF部131は、B−0UT信号がアサートしていたならば、主記憶部22に対してS

A D , バス 2 6 及び S A D , バス 2 7 にバースト 転送を行う旨の制御信号をアサートする。この制 御信号は、アドレス A D とともに主紀恒船 2 2 に 送られる(第 3 図 N) 。

毎 主紀位額22は、アドレスAD及びパースト 転送を指示する期間很号を受けると、応答信号で ある5-ACK信号をMEMIF部131に返し て、受信準備をする(第3図が)。

の MBMIP部131は、S-ACK低号を認識するとMPX15に出力中のデータロ下、を選択しなAD、バス26に出力し、共通バス23及びSAD」がス27をに出力し、共通バス23及びSAD」がス27を提出して主記憶師22に送る (第3回)の、四)。データロ下、の出力が終了すると、ラッチアかト世号(LT-OUT信号をBUF制御部14に送る。その際、LT-OUT信号を切り替えてバースト転送を明明を表して一ついて信号の切り替えられる毎に5BUF即部112より回りました。

trb)

SBUFDT部1]2にあるパースト転送用 データ(DT: ~DTa)がすべて転送される心 ストアパッファ11はフルでなくなるので、SB UF割額部14は、BUFF-BUSY依号をネ ゲートする(第3図例)。

③ MEM1 F部13 1は、BUFF-BUSY 信号がネゲートされると、LT-QUT信号をS BUF制御部14に送るのを停止し、パースト転 送を終了する。

以上、バースト転送データがDT, ~DT. の 4個の場合について説明したが、これ以外の個数 のデータのバースト転送も同様にして行うことが できる。

また、シングル転送の場合は、パースト転送フ ラグBFがBF部 | 13にセットされないので、 第5図で説明した同様にしてシングル転送が行わ れる。

2 7

(発明の効果)

以上説明したように、本発明によれば次の諸効 要が得られる。

- II 以上のようにストアバッファ 1 にパースト フラグ (B P) 郎 1 1 3 を設けて、ストアバッ ファ 1 に格納されたデータがパースト転送 れるものであることを指示するようにしためで、 主記位郎 2 に対するライト制御を行うMEM 」P郎 3 は、このパーストワラグ B F よりパ ースト転送によるライトであることを認識して、 パースト転送によるライトを行うことができる。
- 前記(1)により、バースト転送のもつ高速性を 生かしてメモリライトを行うことが可能となり、 システムの処理性能を向上させることができる。
- (3) バーストフラグに関連する構成を付加するだけであるので、従来のメモリ制御装置の基本構成を変更することなく、バースト転送によるメモリライトを行うことができる。


28


4 関節の簡単な説明

第1図は、本泉明の基本構成の説明図、 第2図は、本泉明の一実施例の構成の説明図、 第3図は、同実施例の動作タイミングチャート、 第4図は、提集のメモリライト制御方式の説明図、 第5図は、健来のメモリライト制御方式の動作タ イミングチャートである。

第1図及び第2図において、


10 ・・メキリ制御装置、11 ・・ストアパッファ、111 ・・ストアパッファアドレス郎(S B U F A D 部)、112 ・・ストアパッファア・クロ (S B U F A U P T を は P T を は P T を A U P T E U P T M U P T E U P T M U P T E U P T M U P T E U P T M U P T E U P T M U P T E U P T M U P T E U P T






a) CLK	
	AD
c) x as	(0T1)(0T2)(0T4)
d) DETA	<u> </u>
(e) X ACK	
(f)*BURST	
(g) RD	
(h)*BURST~l	NH
(i)*BFFULL (j) BURST-0	DK
(k) B-SET	
(g) LT-IN	
(m) BUFF-B	USY
(n) B-OUT	
(o) START	
(P) S-ACK	OT1 X DT2 X DT3 XDT4
(Q) SAD	ADI DT1 X DT2 X DT3 X DT4
(r) LT-0U	
	マロル はしゃなればタイミングチャート

第 3 図



第 4 区



--358---